Files
microcontrollers/Microcontrollers/GLCD/Debug/GLCD.lss
2021-03-31 12:20:25 +02:00

215 lines
7.5 KiB
Plaintext

GLCD.elf: file format elf32-avr
Sections:
Idx Name Size VMA LMA File off Algn
0 .data 00000000 00800100 00800100 00000164 2**0
CONTENTS, ALLOC, LOAD, DATA
1 .text 00000110 00000000 00000000 00000054 2**1
CONTENTS, ALLOC, LOAD, READONLY, CODE
2 .comment 00000030 00000000 00000000 00000164 2**0
CONTENTS, READONLY
3 .note.gnu.avr.deviceinfo 0000003c 00000000 00000000 00000194 2**2
CONTENTS, READONLY
4 .debug_aranges 00000058 00000000 00000000 000001d0 2**0
CONTENTS, READONLY, DEBUGGING
5 .debug_info 00000aeb 00000000 00000000 00000228 2**0
CONTENTS, READONLY, DEBUGGING
6 .debug_abbrev 00000891 00000000 00000000 00000d13 2**0
CONTENTS, READONLY, DEBUGGING
7 .debug_line 000003e0 00000000 00000000 000015a4 2**0
CONTENTS, READONLY, DEBUGGING
8 .debug_frame 00000094 00000000 00000000 00001984 2**2
CONTENTS, READONLY, DEBUGGING
9 .debug_str 0000045b 00000000 00000000 00001a18 2**0
CONTENTS, READONLY, DEBUGGING
10 .debug_loc 00000189 00000000 00000000 00001e73 2**0
CONTENTS, READONLY, DEBUGGING
11 .debug_ranges 00000048 00000000 00000000 00001ffc 2**0
CONTENTS, READONLY, DEBUGGING
Disassembly of section .text:
00000000 <__vectors>:
0: 45 c0 rjmp .+138 ; 0x8c <__ctors_end>
2: 00 00 nop
4: 4b c0 rjmp .+150 ; 0x9c <__bad_interrupt>
6: 00 00 nop
8: 49 c0 rjmp .+146 ; 0x9c <__bad_interrupt>
a: 00 00 nop
c: 47 c0 rjmp .+142 ; 0x9c <__bad_interrupt>
e: 00 00 nop
10: 45 c0 rjmp .+138 ; 0x9c <__bad_interrupt>
12: 00 00 nop
14: 43 c0 rjmp .+134 ; 0x9c <__bad_interrupt>
16: 00 00 nop
18: 41 c0 rjmp .+130 ; 0x9c <__bad_interrupt>
1a: 00 00 nop
1c: 3f c0 rjmp .+126 ; 0x9c <__bad_interrupt>
1e: 00 00 nop
20: 3d c0 rjmp .+122 ; 0x9c <__bad_interrupt>
22: 00 00 nop
24: 3b c0 rjmp .+118 ; 0x9c <__bad_interrupt>
26: 00 00 nop
28: 39 c0 rjmp .+114 ; 0x9c <__bad_interrupt>
2a: 00 00 nop
2c: 37 c0 rjmp .+110 ; 0x9c <__bad_interrupt>
2e: 00 00 nop
30: 35 c0 rjmp .+106 ; 0x9c <__bad_interrupt>
32: 00 00 nop
34: 33 c0 rjmp .+102 ; 0x9c <__bad_interrupt>
36: 00 00 nop
38: 31 c0 rjmp .+98 ; 0x9c <__bad_interrupt>
3a: 00 00 nop
3c: 2f c0 rjmp .+94 ; 0x9c <__bad_interrupt>
3e: 00 00 nop
40: 2d c0 rjmp .+90 ; 0x9c <__bad_interrupt>
42: 00 00 nop
44: 2b c0 rjmp .+86 ; 0x9c <__bad_interrupt>
46: 00 00 nop
48: 29 c0 rjmp .+82 ; 0x9c <__bad_interrupt>
4a: 00 00 nop
4c: 27 c0 rjmp .+78 ; 0x9c <__bad_interrupt>
4e: 00 00 nop
50: 25 c0 rjmp .+74 ; 0x9c <__bad_interrupt>
52: 00 00 nop
54: 23 c0 rjmp .+70 ; 0x9c <__bad_interrupt>
56: 00 00 nop
58: 21 c0 rjmp .+66 ; 0x9c <__bad_interrupt>
5a: 00 00 nop
5c: 1f c0 rjmp .+62 ; 0x9c <__bad_interrupt>
5e: 00 00 nop
60: 1d c0 rjmp .+58 ; 0x9c <__bad_interrupt>
62: 00 00 nop
64: 1b c0 rjmp .+54 ; 0x9c <__bad_interrupt>
66: 00 00 nop
68: 19 c0 rjmp .+50 ; 0x9c <__bad_interrupt>
6a: 00 00 nop
6c: 17 c0 rjmp .+46 ; 0x9c <__bad_interrupt>
6e: 00 00 nop
70: 15 c0 rjmp .+42 ; 0x9c <__bad_interrupt>
72: 00 00 nop
74: 13 c0 rjmp .+38 ; 0x9c <__bad_interrupt>
76: 00 00 nop
78: 11 c0 rjmp .+34 ; 0x9c <__bad_interrupt>
7a: 00 00 nop
7c: 0f c0 rjmp .+30 ; 0x9c <__bad_interrupt>
7e: 00 00 nop
80: 0d c0 rjmp .+26 ; 0x9c <__bad_interrupt>
82: 00 00 nop
84: 0b c0 rjmp .+22 ; 0x9c <__bad_interrupt>
86: 00 00 nop
88: 09 c0 rjmp .+18 ; 0x9c <__bad_interrupt>
...
0000008c <__ctors_end>:
8c: 11 24 eor r1, r1
8e: 1f be out 0x3f, r1 ; 63
90: cf ef ldi r28, 0xFF ; 255
92: d0 e1 ldi r29, 0x10 ; 16
94: de bf out 0x3e, r29 ; 62
96: cd bf out 0x3d, r28 ; 61
98: 36 d0 rcall .+108 ; 0x106 <main>
9a: 38 c0 rjmp .+112 ; 0x10c <_exit>
0000009c <__bad_interrupt>:
9c: b1 cf rjmp .-158 ; 0x0 <__vectors>
0000009e <wait>:
CONTROLPORT |= CS1; //Activate both chips
CONTROLPORT |= CS2;
#endif
CONTROLPORT = ~GLCD_RST | ~GLCD_RW; //RS low --> command
DATAPORT = 0b0011111; //OFF command
trigger();
9e: 20 e0 ldi r18, 0x00 ; 0
a0: 30 e0 ldi r19, 0x00 ; 0
a2: 08 c0 rjmp .+16 ; 0xb4 <wait+0x16>
a4: e3 ec ldi r30, 0xC3 ; 195
a6: f9 e0 ldi r31, 0x09 ; 9
a8: 31 97 sbiw r30, 0x01 ; 1
aa: f1 f7 brne .-4 ; 0xa8 <wait+0xa>
ac: 00 c0 rjmp .+0 ; 0xae <wait+0x10>
ae: 00 00 nop
b0: 2f 5f subi r18, 0xFF ; 255
b2: 3f 4f sbci r19, 0xFF ; 255
b4: 28 17 cp r18, r24
b6: 39 07 cpc r19, r25
b8: ac f3 brlt .-22 ; 0xa4 <wait+0x6>
ba: 08 95 ret
000000bc <GLCD_init>:
bc: 8f ef ldi r24, 0xFF ; 255
be: 84 bb out 0x14, r24 ; 20
c0: 87 bb out 0x17, r24 ; 23
c2: 88 b3 in r24, 0x18 ; 24
c4: 8b 60 ori r24, 0x0B ; 11
c6: 88 bb out 0x18, r24 ; 24
c8: 84 e1 ldi r24, 0x14 ; 20
ca: 90 e0 ldi r25, 0x00 ; 0
cc: e8 cf rjmp .-48 ; 0x9e <wait>
ce: 08 95 ret
000000d0 <trigger>:
d0: 88 b3 in r24, 0x18 ; 24
d2: 80 61 ori r24, 0x10 ; 16
d4: 88 bb out 0x18, r24 ; 24
d6: 81 e2 ldi r24, 0x21 ; 33
d8: 8a 95 dec r24
da: f1 f7 brne .-4 ; 0xd8 <trigger+0x8>
dc: 00 00 nop
de: 88 b3 in r24, 0x18 ; 24
e0: 8f 7e andi r24, 0xEF ; 239
e2: 88 bb out 0x18, r24 ; 24
e4: 81 e2 ldi r24, 0x21 ; 33
e6: 8a 95 dec r24
e8: f1 f7 brne .-4 ; 0xe6 <trigger+0x16>
ea: 00 00 nop
ec: 08 95 ret
000000ee <glcd_off>:
}
//----------------------
void glcd_off()
{
#ifdef GLCD_CS_ACTIVE_LOW
CONTROLPORT &= ~CS1; //Activate both chips
ee: 88 b3 in r24, 0x18 ; 24
f0: 8e 7f andi r24, 0xFE ; 254
f2: 88 bb out 0x18, r24 ; 24
CONTROLPORT &= ~CS2;
f4: 88 b3 in r24, 0x18 ; 24
f6: 8d 7f andi r24, 0xFD ; 253
f8: 88 bb out 0x18, r24 ; 24
#else
CONTROLPORT |= CS1; //Activate both chips
CONTROLPORT |= CS2;
#endif
CONTROLPORT = ~GLCD_RST | ~GLCD_RW; //RS low --> command
fa: 8f ef ldi r24, 0xFF ; 255
fc: 88 bb out 0x18, r24 ; 24
DATAPORT = 0b0011110; //OFF command
fe: 8e e1 ldi r24, 0x1E ; 30
100: 85 bb out 0x15, r24 ; 21
trigger();
102: e6 cf rjmp .-52 ; 0xd0 <trigger>
104: 08 95 ret
00000106 <main>:
}
int main(void)
{
GLCD_init();
106: da df rcall .-76 ; 0xbc <GLCD_init>
glcd_off();
108: f2 df rcall .-28 ; 0xee <glcd_off>
10a: ff cf rjmp .-2 ; 0x10a <main+0x4>
0000010c <_exit>:
10c: f8 94 cli
0000010e <__stop_program>:
10e: ff cf rjmp .-2 ; 0x10e <__stop_program>